

Computer System Architecture

سازمان و طراحی یک کامپیوتر پایه

کدهای دستورالعمل ها

سازمان داخلی یک سیستم دیجیتال با رشته ریز عمل هایی که روی داده های ذخیره شده در ثباتهایش انجام می دهد تعریف می شود.

دستورالعمل کامپیوتر یک کد دودویی است که رشته ای از ریزاعمال را برای کامپیوتر مشخص می کند.

کدهای دستورات همراه با داده هایشان در حافظه ذخیره می شوند.

یک کد دستورالعمل مجموعه ای از بیت هاست که انجام یک عمل خاص را به کامپیوتر فرمان می دهد.

کدهای دستورالعمل ها

کد دستورالعمل به دو قسمت تقسیم می شود:

✓ کد عمل (اعمال مانند جمع، تفریق، ضرب، شیفت و ...)

تعداد بیت های مربوط به عمل یک دستور به تعداد کل اعمال موجود در کامپیوتر بستگی دارد.





✓ آدرس

ثبات یا حافظه هایی که عملوندها در آنها می توانند یافت شوند و یا در آنها ذخیره می شود.

کدهای دستورالعمل ها

$$2^{12} = 4096$$

$$2^4 = 16 \quad \leftarrow \quad 16 \text{ عمل مختلف}$$



بخش آدرس

بلافصل (Immediate)

در بخش آدرس از عملوند واقعی استفاده می شود


آدرس مستقیم (Direct Address)

در بخش آدرس، آدرس عملوند مشخص می شود.


آدرس غیرمستقیم (Indirect Address)

آدرس کلمه ای از حافظه را مشخص می کند که آدرس عملوند در آن قرار دارد


نمایش آدرس مستقیم و غیرمستقیم



الف: فرمت دستور



ب: آدرس مستقیم



ج: آدرس غیر مستقیم


شکل (۵-۲) نمایش آدرس مستقیم و غیرمستقیم برای دستور جمع ADD

ثبات ها و حافظه ها در کامپیوتر پایه


جدول (۵-۱) فهرست ثبات‌ها برای یک کامپیوتر مبنا

کار ثبات	نام ثبات	تعداد بیت	سمبول ثبات
اطلاعات خروجی حافظه را نگه می‌دارد	ثبات داده	۱۶	DR
آدرس حافظه را نگه می‌دارد	ثبات آدرس	۱۲	AR
ثبات پرو세서	اکومولیتور	۱۶	AC
کُد دستورالعمل را نگه می‌دارد	ثبات دستور	۱۶	IR
آدرس دستورالعمل را نگه می‌دارد	کنتر برنامه	۱۲	PC
اطلاعات موقتی را در خود نگه می‌دارد	ثبات موقت	۱۶	TR
داده‌های ورودی را در خود نگه می‌دارد	ثبات ورودی	۸	INPR
داده‌های خروجی را در خود نگه می‌دارد	ثبات خروجی	۸	OUTR

ثبات ها و حافظه ها در کامپیوتر پایه



شکل (۳-۵) ثبات ها و حافظه یک کامپیوتر مبنا




شکل (۴-۵) اتصال ثبات‌های کامپیوتر مینا با گذرگاه مشترک

دستورالعمل های کامپیوتر

دستورالعمل های ارجاع به حافظه


۱۲ بیت برای تعیین آدرس و یک بیت برای مشخص کردن روش آدرس دهی



(الف) دستورالعمل های حافظه ای


دستورالعمل های ارجاع به ثبات

عمل را بر روی AC و یا هر تستی بر روی آن را مشخص می نماید. (عملوندی از حافظه نیاز نیست)



(ب) دستورالعمل های ثبات

دستورالعمل های ورودی خروجی



(ج) دستورالعمل های ورودی - خروجی


توضیح	کد هگزا دسیمیا		سمبول
	$H = 0$	$H = 1$	
AND کردن کلمه حافظه با اکومولیتور AC	0xxx	8xxx	AND
جمع کردن کلمه حافظه با اکومولیتور AC	1xxx	9xxx	ADD
بارکردن کلمه حافظه در اکومولیتور AC	2xxx	Axxx	LDA
ذخیره نمودن محتوای اکومولیتور AC در حافظه	3xxx	Bxxx	STA
انشعاب غیرشرطی	4xxx	Cxxx	BUN
انشعاب و ذخیره آدرس برگشت	5xxx	Dxxx	BSA
یک اضافه کن و جایگذار ^۱ اگر صفر است	6xxx	Exxx	ISZ
صفرکردن AC	7800		CLA
صفرکردن E	7400		CLE
مکمل کردن AC	7200		CMA
مکمل کردن E	7100		CME
چرخش به راست AC, E	7080		CIR
چرخش به چپ AC, E	7040		CIL
اضافه کن یکی به AC	7020		INC
دستور بعدی را جایگذار، اگر AC مثبت است	7010		SPA
دستور بعدی را جایگذار، اگر AC منفی است	7008		SNA
دستور بعدی را جایگذار، اگر AC صفر است	7004		SZA
دستور بعدی را جایگذار، اگر E صفر است	7002		SZE
کامپیوتر می ایستد	7001		HLT
یک کارکتر به AC وارد کن	F800		INP
یک کارکتر از AC خارج کن	F400		OUT
یکی جایگذار اگر پرچم ورودی فعال است	F200		SKI
یکی جایگذار اگر پرچم خروجی فعال است	F100		SKO
وقفه را فعال کن	F080		ION
وقفه را غیرفعال کن	F040		IOF

زمانبندی و کنترل

زمانبندی همه ثبات ها در کامپیوتر پایه به وسیله یک مولد پالس ساعت اصلی کنترل می شود.

سازمان کنترل:

1. کنترل سخت افزاری
2. کنترل ریز برنامه نویسی شده



شکل (۵-۶) واحد کنترل سخت افزاری (Hardwired) کامپیوتر مینا

سیکل دستورالعمل

برنامه ای که در واحد حافظه کامپیوتر ذخیره شده از دنباله ای از دستورالعمل ها تشکیل شده است.

در کامپیوتر پایه هر سیکل دستور از فازهای زیر تشکیل شده است:

1. برداشت یک دستور از حافظه

2. دیکد کردن دستور

3. خواندن آدرس موثر

4. اجرای دستورالعمل

برداشت و دیکد


شمارنده برنامه، PC، با آدرس اولین دستورالعمل برنامه بار می شود.
شمارنده SC پاک شده و در نتیجه سیگنال To را تولید می کند.

$$T_0 : AR \leftarrow PC$$

$$T_1 : IR \leftarrow M [AR] , PC \leftarrow PC + 1$$


$$T_2 : D_0, \dots, D_7 \leftarrow \text{دیکد} , AR \leftarrow IR (0-11), I \leftarrow IR(15)$$

انتقال ثبات مربوط به فاز برداشت



شکل (۵-۸) عملیات انتقال ثبات‌ها برای فاز واکنشی دستور

تعیین نوع دستورالعمل



شکل (۵-۹) نمودار سیکل دستور (آرایش اولیه)

دستورالعمل های ارجاع به حافظه

جدول (۴-۵) دستورات مراجعه به حافظه

نماد	عمل دیکدر	شرح نمادها
AND	D_0	$AC \leftarrow AC \wedge M[AR]$
ADD	D_1	$AC \leftarrow AC + M[AR], E \leftarrow C_{out}$
LDA	D_2	$AC \leftarrow M[AR]$
STA	D_3	$M[AR] \leftarrow AC$
BUN	D_4	$PC \leftarrow AR$
BSA	D_5	$M[AR] \leftarrow PC, PC \leftarrow AR + 1$
ISZ	D_6	$M[AR] \leftarrow M[AR] + 1$ اگر $M[AR] + 1 = 0$ پس $PC \leftarrow PC + 1$

AND با AC

عمل منطقی AND بر روی جفت بیت های AC و حافظه ای که توسط آدرس موثر معین می شود را انجام می دهد.

$D_0 T_4: DR \leftarrow M[AR]$

$D_0 T_5: AC \leftarrow AC \wedge DR, SC \leftarrow 0$

ADD با AC

محتوای حافظه مشخص شده توسط آدرس موثر را با مقدار AC جمع می کند.

$$D_1 T_4: DR \leftarrow M[AR]$$

$$D_1 T_5: AC \leftarrow AC + DR, \quad E \leftarrow C_{out}, \quad SC \leftarrow 0$$

LDA (بار کردن AC)

محتوای حافظه ای که توسط آدرس موثرش مشخص شده را به AC منتقل می کند.

$D_2 T_4: DR \leftarrow M[AR]$

$D_2 T_5: AC \leftarrow DR, SC \leftarrow 0$

STA (ذخیره کردن AC در حافظه)

محتوای AC را در حافظه ای که با آدرس موثرش مشخص شده ذخیره می نماید.

$$D_3 T_4: M[AR] \leftarrow AC, SC \leftarrow 0$$

BUN(انشعاب بدون شرط)

این دستور برنامه را به دستورالعملی که توسط آدرس موثرش مشخص شده منتقل می نماید.
BUN، به برنامه نویس این امکان را می دهد تا دستوری را در خارج از رشته متوالی برنامه مشخص کند. (برنامه بدون شرط انشعاب می یابد)


$D_4 \ T_4: PC \leftarrow AR, SC \leftarrow 0$

BSA(انشعاب با ذخیره آدرس برگشت)


این دستور برای انشعاب به بخشی از برنامه که زیرروال خوانده می شود، مفید است. آدرس دستور بعدی را که در PC موجود است را در حافظه ای که توسط آدرس موثر معین میشود ذخیره می نماید. سپس آدرس موثر بعلاوه ۱ به PC منتقل می شود تا بعنوان اولین دستور در زیرروال قرار گیرد.

$$D_5 \ T_4: M[AR] \leftarrow PC, AR \leftarrow AR+1$$
$$D_5 \ T_5: PC \leftarrow AR, SC \leftarrow 0$$

BSA (انشعاب با ذخیره آدرس برگشت)



الف: وضعیت حافظه و PC و AR در زمان T_۳



ب: وضعیت حافظه و PC بعد از اجرای دستور

شکل (۵-۱۰) مثالی از اجرای دستور BSA

ISZ(افزایش و گذر اگر نتیجه صفر)


کلمه ای که توسط آدرس موثر مشخص می شود را یک واحد افزایش می دهد و اگر مقدار افزایش یافته 0 شد، PC را یک واحد افزایش می دهد.

$D_6 T_4: DR \leftarrow M[AR]$

$D_6 T_5: DR \leftarrow DR + 1$

$D_6 T_6: M[AR] \leftarrow DR$ if $(DR=0)$ then $(PC \leftarrow PC + 1), SC \leftarrow 0$

دستورات مراجعه به حافظه



شکل (۵-۱۱) شمای عملیاتی برای دستورات مراجعه به حافظه

ورودی / خروجی

اطلاعات سری را ارسال و دریافت می کند.

اطلاعات سری وارده از صفحه کلید به داخل INPR شیفتر داده می شود.

اطلاعات سری چاپگر در OUTR ذخیره می شود.


این دو ثبات با یک مدار واسطه وسیله جانبی به طور سری و با AC ارتباط موازی دارند.

ورودی/خروجی

واحدهای ورودی و خروجی

مدارهای واسط مخابراتی سری

ثبات‌ها و فلیپ فلاپ های کامپیوتر



شکل (۵-۱۲) ساختار واحدهای ورودی/خروجی


دستورات ورودی/خروجی

جدول (۵-۵) دستورات ورودی/خروجی


برای تمام دستورات ورودی/خروجی مشترک است $D_VIT_3 = P$

بیت ۶ تا ۱۱ ثبات IR، که نوع دستور را مشخص می‌نماید. $IR(i) = B_i$

	P :	SC ← ۰	SC صفر می‌شود
INP	PB _{۱۱} :	AC(۰-۷) ← INPR , FGI ← ۰	یک حرف وارد می‌شود
OUT	PB _{۱۰} :	OUTR ← AC(۰-۷) , FGO ← ۰	یک حرف خارج می‌شود
SKI	PB _۹ :	(FGI = ۱) پس (PC ← PC + ۱)	یک دستور را راه‌می‌کند اگر پرچم ورودی فعال باشد اگر (FGI = ۱)
SKO	PB _۸ :	(FGO = ۱) پس (PC ← PC + ۱)	یک دستور را راه‌می‌کند اگر پرچم خروجی فعال باشد اگر (FGO = ۱)
ION	PB _۷ :	IEN ← ۱	فعال ساز وقفه فعال می‌شود
IOF	PB _۶ :	IEN ← ۰	فعال ساز وقفه غیرفعال می‌شود



شکل (۵-۱۳) فلوچارت یک سیکل وقفه



شکل (۵-۱۵) شمای عملیاتی کامپیوتر